

计算机组成原理期末考试复习指南




考试题型：

- 1. 选择题：30题，每题2分，共60分。
- 2. 简答题：2题，每题5分，共10分。
- 3. 计算题：2题，每题5分，共10分。
- 4. 分析题：2题，每题10分，共20分。

第一章 概述

1. 基本概念

- 计算机系统
- 计算机系统的层次结构
- 计算机系统的层次结构与编程语言间的对应关系



请同时参考课本的层级结构，自行完成对比。

2. 冯诺伊曼计算机的特点

3. 计算机硬件的主要技术指标

- 机器字长与存储字长
- **计算机的性能指标（重点）**
 - 时钟周期与频率
 - **CPI与IPC，程序执行时间（CPU时间）**
 - MIPS与MFLOPS
 - **加速比与Amdahl定理**
 - 基准程序
 - ~~系列机、兼容与固件。~~

4. 问答与自我考核

- ~~从计算机系统层级结构的角度，分析机器语言、汇编语言、高级语言的区别。~~
- 请对比MIPS和MFLOPS的区别。
- 定义考察：主机、存储器、CPU、ALU。
- ~~解释什么是软件与硬件的逻辑功能等价性。~~
- 什么是存储程序原理？**解释“存储程序”工作方式。**
- 解释字、字长、机器字长、存储字长的区别和联系。

5. 梳理计算流程

- CPI与IPC，程序执行时间（CPU时间）
- 加速比

第八章 总线与输入输出系统

1. 总线

A. 总线的基本概念

- 总线的基本定义
- **总线设备（如何区分主设备与从设备。）**
- 总线的特性与总线的分类
- ~~常见总线结构（单总线结构、双总线结构、三总线结构）~~

B. 总线事务与总线数据传输

- 总线事务的定义
- 总线传输过程包括请求、仲裁、寻址、传输、结束五个主要阶段。
- 突发（猝发）传输事务
- ~~并行传送~~、~~串行传送~~、并串行传送和分时传送
 - 同步串行通信与异步串行通信
 - 串行总线的编码效率与串行总线的带宽

C. 总线仲裁（总线判优）

- 集中式仲裁和分布式仲裁
- 链式查询
- 计数器定时查询
- 独立请求

请完成下表：

	链式查询	计数器定时查询	独立请求
BR			
BB			
BG			
优先级			
特点 (优点与缺点)			

D. 总线的性能指标

- 总线时钟周期与总线时钟频率
- 总线传输周期与总线工作频率
- 总线的宽度与总线的带宽
- 信号线数量

2. 输入输出系统

A. 输出输出系统中的基本定义

- 外部设备
- IO接口（**基本组成**，编址方式）
 - IO设备与主机的连接方式
 - **IO设备的编址方式**
 - 统一编址：无须专用IO指令
 - 独立编址：需要特殊的IO指令
- ~~IO端口~~
- ~~IO硬件与IO软件~~

B. 输出传输控制方式

- 程序控制方式
- **程序中断方式**
 - ~~中断的定义与分类（内部中断、外部中断）~~
 - ~~中断服务程序与中断向量~~
 - **单级中断与多级中断**
 - **可屏蔽中断与中断屏蔽字**
 - **中断响应优先级与处理优先级**
 - 不可屏蔽中断
 - **中断处理过程**
 - 中断请求
 - 中断判优
 - **中断响应**（占用CPU时间，可以看作由CPU执行**中断隐指令**完成的）
 - 关中断
 - 保存断点：即将**程序计数器PC**和处理器的**状态寄存器PSW**的内容压入堆栈或放入特定的单元保存。
 - 中断识别
 - 中断服务
 - 中断返回
- **直接存储器访问方式（DMA）**
 - **DMA的基本概念**

- 连接结构
- **DMA的传送控制方式**
 - 停止CPU访问内存
 - DMA（DMAC）与CPU交替访问内存
 - **周期窃取**
- **DMA与程序中断方式的对比**

※	DMA方式	程序中断方式
请求	总线的使用权	对程序的控制权
响应的时刻	CPU周期(总线周期)结束	指令周期结束
CPU的工作	仅 参与DMA的启动(预处理)和结束处理	中断过程由CPU全程控制:硬件控制逻辑、中断处理程序
主存与外设之间的数据通路	直接	经过CPU
功能	数据传送	数据传送、 处理异常事件
CPU现场	无需保护和恢复CPU现场	需要保护和恢复CPU现场
优先权	DMA请求 > 中断请求	

3. 问答与自我考核

- 串行传输与并行传输的区别。
- 同步串行通信与异步串行通信的区别。
- 解释IO接口和IO端口。
- 画出单级中断与多级中断的处理流程，并说明它们的不同之处。
- 在什么时间和条件，CPU可以响应IO的中断请求。
- 对比DMA请求和中断请求的响应时间。

第四章 存储系统

1. 存储器的分类

- 随机存取存储器（RAM）
- 只读存储器（ROM）

2. 存储器的层次结构

- 主存-Cache
- 辅存-主存

3. 主存储器

- 基本结构
 - 存储单元与存储元
 - 一维译码与二维译码
 - 主存与CPU的连接方式
- 半导体存储芯片
 - SRAM与DRAM的对比

	主存 DRAM	SRAM 缓存
存储原理	电容	触发器
集成度	高	低
芯片引脚	少	多
功耗	小	大
价格	低	高
速度	慢	快
刷新	有	无

- 单元电路的区别
 - 速度的区别
 - 功耗的区别
 - 价格的区别
- DRAM的刷新
 - DRAM的地址复用技术
 - ROM
- 存储器设计
 - 字、位、字位扩展

4. 高速缓冲存储器

- 高速缓冲存储器的基本结构
- **地址映射与变换（地址结构，地址映射表）**
 - 直接地址映射
 - 全相联地址映射
 - 组相联地址映射（组的定义）
- 命中与缺失
 - **命中率与平均访问时间**
 - 缺失与缺失的类型

5. 辅助存储器

- **磁盘存储器的容量与访问时间**

6. 梳理计算流程

- 存储器设计
- 命中率计算
- 地址映射方法与Cache容量

第二、三章

1. 定点数的表示

- a. **定点数的不同编码定义与表示范围**
- b. 不同定点数**编码之间的变换方法**
- c. 不同编码的多个定点数的比较


2. 定点数运算

- a. 加减法运算
 - i. **补码的加减运算方法**
 - ii. **溢出判断方法（双符号位法）**
 - iii. 加减器：多个标识位的确定(C0, ZF, OF)

在图3.7中,利用异或门和控制信号 M 可实现减法运算。

$$[X+Y]_{\text{补}} = [X]_{\text{补}} + [Y]_{\text{补}}$$

$$[X-Y]_{\text{补}} = [X]_{\text{补}} + [-Y]_{\text{补}} = [X]_{\text{补}} + [[Y]_{\text{补}}]_{\text{求补}}$$



3. 乘除法运算

- a. **乘法：原码一位乘法计算过程**
- b. 除法：恢复余数法与不恢复余数法的对比
- c. 乘法器、除法器

4. 浮点数的表示

- a. 什么是规格化浮点数：尾数为原码和补码时，规格化的判定标准。
- b. IEEE754标准
- c. 浮点数的表示范围

补充：大端与小端

大端（Big Endian）和小端（Little Endian）是两种字节序的方式，用于描述多字节数据在计算机内存中的存储顺序。

1. 大端（Big Endian）：

- 高位字节存储在内存的低地址处，低位字节存储在高地址处。
- 形象地说，就是把数据看成一个人的身体，高位字节是头，低位字节是脚，而大端方式就是头在前（低地址），脚在后（高地址）。
- 大端方式是人类阅读数字的习惯，如网络协议通常采用大端字节序（也称为网络字节序）。

2. 小端（Little Endian）：

- 低位字节存储在内存的低地址处，高位字节存储在高地址处。
- 如果继续以人体比喻，小端表示脚在前（低地址），头在后（高地址）。
- 大多数现代计算机体系结构（如x86架构）采用小端字节序，因为这种方式在某些算法中可以更有效地利用内存。

举个例子：

假设我们要存储一个16位的数字 `0x1234`：

- **大端存储：**

- 内存地址0存储 `0x12`
- 内存地址1存储 `0x34`

- **小端存储：**

- 内存地址0存储 `0x34`
- 内存地址1存储 `0x12`